日本国特許庁 JAPAN PATENT OFFICE

06.07.2004

REC'D .1 9 AUG 2004

PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2003年 7月 9日

出 願 番 号 Application Number:

特願2003-272250

[ST. 10/C]:

[JP2003-272250]

出 願 人 Applicant(s):

ソニー株式会社


特許庁長官 Commissioner, Japan Patent Office

PRIORITY DOCUMENT SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 8月 6日

1)

11)



特許願 【書類名】 0390482902 【整理番号】 平成15年 7月 9日 【提出日】 特許庁長官 殿 【あて先】 G09G 3/36 【国際特許分類】 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 木田 芳利 【氏名】 【発明者】 東京都品川区北品川6丁目7番35号 ソニー株式会社内 【住所又は居所】 仲島 義晴 【氏名】 【特許出願人】 000002185 【識別番号】 ソニー株式会社 【氏名又は名称】 【代理人】 【識別番号】 100102185 【弁理士】 多田 繁範 【氏名又は名称】 【電話番号】 03-5950-1478 【手数料の表示】 047267 【予納台帳番号】 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 明細書 1 【物件名】 図面 1 【物件名】

要約書 1

9713935

【物件名】

【包括委任状番号】

【魯類名】特許請求の範囲

【請求項1】

マトリックス状に画素を配置してなる表示部と、前記表示部を駆動する駆動回路とを一体に基板上に形成してなるフラットディスプレイ装置において、

前記駆動回路は、

第1の電源電圧により動作する第1の回路ブロックと、前記第1の回路ブロックによる 処理結果を処理する、前記第1の電源電圧より低い第2の電源電圧により動作する第2の 回路ブロックとを有し、

前記第2の回路ブロックは、

相補的にオンオフ動作するアクティブ素子に、前記第1の回路ブロックの1つの処理結果の入力を受け、

前記第1の回路ブロックは、

前記第1の電源電圧の立ち下がりにより、前記アクティブ素子の出力を所定レベルに保持するように、前記1つの処理結果のレベルを設定するレベル設定回路を有する ことを特徴とするフラットディスプレイ装置。

【請求項2】

前記第2の回路ブロックが、

生成基準電圧を抵抗ブロックにより抵抗分圧して複数の基準電圧を生成する基準電圧発 生回路と、

前記画素の階調を示す階調データに応じて、前記複数の基準電圧を選択出力する基準電 圧セレクタであり、

前記相補的にオンオフ動作するアクティブ素子が、

前記出力を前記抵抗ブロックに出力して、前記1つの処理結果により前記抵抗ブロック の端子電圧を切り換えることにより、前記生成基準電圧の極性を切り換えるスイッチ回路 のアクティブ素子である

ことを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項3】

前記第2の回路ブロックが、

前記画素に設けられた保持容量の電極電位を切り換える駆動回路であり、

前記相補的にオンオフ動作するアクティブ素子が、

前記出力を前記保持容量に出力して、前記1つの処理結果により前記電極電位を切り換えるアクティブ素子である

ことを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項4】

前記第2の回路ブロックが、

前記画素の液晶セルの電極電位を切り換える駆動回路であり、

前記相補的にオンオフ動作するアクティブ素子が、

前記出力を前記液晶セルに出力して、前記1つの処理結果により前記電極電位を切り換えるアクティブ素子である

ことを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項5】

前記第1の回路ブロックは、

前記第1の電源電圧により動作して、前記第1の処理結果を出力する第1のインバータと、

前記第1のインバータの出力を前記第2の回路プロックに出力する第2のインバータと

前記第1の電源の立ち下がりにより、前記第2のインバータの電源電圧を前記第1の電源電圧から前記第2の電源電圧に切り換える電源切り換え回路とを有し、

前記レベル設定回路は、

前記第2のインバータの入力レベルの設定により、前記アクティブ素子の出力を所定レ

出証特2004-3069994

ベルに保持する

ことを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項6】

前記第2の電源電圧による電源より、前記第1の電源電圧による電源を生成する電源回 路を有し、

前記第2の電源電圧による電源が、外部より供給される電源であることを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項7】

第1の電源電圧により動作する第1の回路ブロックと、前記第1の回路ブロックによる 処理結果を処理する、前記第1の電源電圧より低い第2の電源電圧により動作する第2の 回路ブロックとを有してなる集積回路であって、

前記第2の回路ブロックは、

相補的にオンオフ動作するアクティブ素子に、前記第1の回路ブロックの1つの処理結果の入力を受け、

前記第1の回路プロックは、

前記第1の電源電圧の立ち下がりにより、前記アクティブ素子の出力を所定レベルに保持するように、前記1つの処理結果のレベルを設定するレベル設定回路を有する ことを特徴とする集積回路。

【書類名】明細書

【発明の名称】フラットディスプレイ装置及び集積回路

【技術分野】

[0001]

本発明は、フラットディスプレイ装置及び集積回路に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、電源電圧が高い側の回路ブロックからの処理結果を相補的にオンオフ動作するアクティブ素子により電源電圧の低い側に入力し、この高い側の電源電圧の立ち下がりによりこのアクティブ素子の出力を所定レベルに設定することにより、ディープスタンバイモード等において、一段と消費電力を少なくすることができるようにする。

【背景技術】

[0002]

近年、例えば携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である 液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、水 平駆動回路、垂直駆動回路等である液晶表示パネルの駆動回路を一体に集積化して構成す るものが提供されるようになされている。

[0003]

すなわちこの種の液晶表示装置は、液晶セル、この液晶セルのスイッチング素子であるポリシリコンTFT(Thin Film Transistor;薄膜トランジスタ)、保持容量とによる画素をマトリックス状に配置して表示部が形成される。液晶表示装置では、このようにして形成されてなる表示部の各画素を垂直駆動回路によるゲート線の駆動によりライン単位で順次選択する。また各画素の階調を示す階調データを水平駆動回路により順次循環的にサンプリングしてライン単位でまとめ、この階調データのディジタルアナログ変換結果により各信号線を駆動することにより、ゲート線により選択された各画素を階調データに応じて駆動し、これらにより所望の画像を表示するようになされている。

[0004]

このような液晶表示装置では、表示部の周囲に設けた駆動回路の一部であるDC-DCコンバータで、外部から供給される電源から動作に必要な電源を生成し、その結果得られる複数系統の電源により動作するようになされている。具体的には、例えば外部から供給される3 [V] の電源から6 [V] の電源と-3 [V] の電源とを生成し、これら-3 [V]、3 [V]、6 [V] の電源により動作するようになされている。

[0005]

これによりこの種の液晶表示装置では、例えば図8に示すように、電源電圧が6 [V]の回路ブロックである6 V系ロジック電子回路1により高速度で各種処理を実行し、この高速度の処理結果により電源電圧が3 [V]の回路ブロックである3 V系ロジック電子回路2を駆動するようになされている。

[0006]

このような液晶表示装置が適用される機器の1つである携帯電話においては、例えば特開平10-210116号公報に開示されているように、待機状態において液晶表示部の表示を停止することにより、バッテリの無駄な消費を防止するようになされている。

[0007]

具体的に、携帯電話では、全体の動作を制御するコントローラの制御により液晶表示装置のバックライトが消灯され、その分、消費電力を低減するようになされている。また液晶表示装置の動作モードをいわゆるディープスタンバイモードに設定するようになされている。

[0008]

ここでディープスタンバイモードは、液晶表示装置において、外部から電源が供給されてはいるものの、動作基準である各種クロックの供給が停止されることにより駆動回路が 動作を停止した状態の動作モードである。

[0009]

すなわちこのように液晶表示装置の動作を停止する場合にあって、最も簡易な方法は、 液晶表示装置に対する電源の供給を停止する方法である。しかしながらこのような電源の 供給停止を液晶表示装置の外部で実行すると、その分、携帯電話においては構成が複雑に なる。これに対して外部から供給される電源を液晶表示装置の内部で遮断する方法も考え られるが、この方法の場合、電源の制御に係るアクティブ素子の構成が大型化し、その分 、液晶表示装置自体の形状が大型化する。

[0010]

これによりこの種の液晶表示装置では、ディープスタンバイモードが設けられ、このデ ィープスタンバイモードにより、クロックの供給が停止されて動作を停止し、電力消費を 低減するようになされている。またこのディープスタンバイモードでは、液晶表示装置内 で最も低い電源電圧を出力するようにDC-DCコンバータの動作を切り換え、これによ り電源電圧の異なる回路ブロック間の貫通電流を防止するようになされている。

[0011]

すなわち図9は、この種の液晶表示装置におけるディジタルアナログ変換回路の一部の 構成を示すブロック図である。この種の液晶表示装置においては、所定の生成基準電圧を 基準電圧発生回路で抵抗分圧して複数の基準電圧を生成し、これら複数の基準電圧を階調 データに応じて選択出力することにより、階調データをディジタルアナログ変換処理する ようになされ、このディジタルアナログ処理結果により各画素を駆動するようになされて いる。また例えばライン反転により画素を駆動する場合、この生成基準電圧の極性を水平 走査周期で切り換えるようになされている。

[0012]

図9は、このような生成基準電圧の極性の切り換え、基準電圧の生成に係る回路ブロッ クを示す図であり、液晶表示装置においては、階調データに同期した各種の基準信号を電 源電圧が6 [V] の回路ブロックにより処理することにより、生成基準電圧の極性切り換 え信号を生成し、6 [V] の電源電圧で動作するバッファ回路3、4を介して、この極性 切り換え信号、極性切り換え信号の反転信号を基準電圧発生回路5に出力する。

[0013]

基準電圧発生回路 5 は、3 [V] の電源電圧で動作する回路ブロックであり、CMOS (Complementary Metal Oxide Semiconductor) によるスイッチ回路 6 及び 7 をバッファ 回路3、4の出力信号により駆動することにより、これらスイッチ回路6及び7の接点を 相補的に切り換えて、抵抗ブロック8に出力する生成基準電圧の極性を切り換える。しか してこの図9に示す例では、+3 [V]と-3 [V]とで生成基準電圧を切り換えること になる。

[0014]

基準電圧発生回路5は、複数の抵抗の直列回路により抵抗ブロック8が作成され、この 抵抗ブロック8により生成基準電圧を抵抗分圧することにより、基準電圧V1~V30を 生成する。

[0015]

このような構成において、単にDC-DCコンバータの動作を停止させると、電源電圧 6 [V] の回路ブロックにおいて電源電圧が0 [V] に立ち下がり、その結果、バッファ 回路3、4の出力が0 [V] に立ち下がった状態に保持される。この場合このバッファ回 路3、4の出力を受けるスイッチ回路6、7においては、各スイッチ回路6、7を構成す るスイッチ回路6A、6B、7A、7Bの何れもオン状態に保持され、これによりスイッ チ回路6、7で貫通電流 I6、 I7が発生する。

[0016]

この場合、電源電圧3〔V〕の回路プロックについても、電源を立ち下げることにより 貫通電流を防止できるものの、このように電源電圧3〔V〕の回路ブロックの電源を立ち 下げる場合にあっては、結局、液晶表示装置に供給する電源自体を遮断することに他なら ず、上述したように液晶表示装置が大型化する等の問題がある。これにより液晶表示装置 では、この場合、DC-DCコンバータの動作の切り換えにより6 [V] の電源を3 [V 〕に立ち下げ、貫通電流を防止するようになされている。

[0017]

しかしながらこのようにDC-DCコンバータの動作の切り換えにより6〔V〕の電源を3〔V〕に立ち下げる場合であっても、結局、各アクティブ素子においては、電源電圧3〔V〕によるリーク電流が流れ続けることになる。このようなリーク電流を少なくすることができれば、ディープスタンバイモードにおいて、一段と消費電力を少なくすることができる。

【特許文献1】特開平10-210116号公報

【発明の開示】

【発明が解決しようとする課題】

[0018]

本発明は以上の点を考慮してなされたもので、ディープスタンバイモード等において、 一段と消費電力を少なくすることができるフラットディスプレイ装置及び集積回路を提案 しようとするものである。

【課題を解決するための手段】

[0019]

係る課題を解決するため請求項1の発明においては、フラットディスプレイ装置に適用して、駆動回路は、第1の電源電圧により動作する第1の回路ブロックと、第1の回路ブロックによる処理結果を処理する、第1の電源電圧より低い第2の電源電圧により動作する第2の回路ブロックとを有し、第2の回路ブロックは、相補的にオンオフ動作するアクティブ素子に、第1の回路ブロックの1つの処理結果の入力を受け、第1の回路ブロックは、第1の電源電圧の立ち下がりにより、アクティブ素子の出力を所定レベルに保持するように、1つの処理結果のレベルを設定するレベル設定回路を有するようにする。

[0020]

また請求項7の発明においては、集積回路に適用して、第2の回路ブロックは、相補的にオンオフ動作するアクティブ素子に、第1の回路ブロックの1つの処理結果の入力を受け、第1の回路ブロックは、第1の電源電圧の立ち下がりにより、アクティブ素子の出力を所定レベルに保持するように、1つの処理結果のレベルを設定するレベル設定回路を有するようにする。

[0021]

請求項1の構成により、フラットディスプレイ装置に適用して、駆動回路は、第1の電 源電圧により動作する第1の回路ブロックと、第1の回路ブロックによる処理結果を処理 する、第1の電源電圧より低い第2の電源電圧により動作する第2の回路ブロックとを有 し、第2の回路ブロックは、相補的にオンオフ動作するアクティブ素子に、第1の回路ブ ロックの1つの処理結果の入力を受け、第1の回路ブロックは、第1の電源電圧の立ち下 がりにより、アクティブ素子の出力を所定レベルに保持するように、1つの処理結果のレ ベルを設定するレベル設定回路を有するようにすれば、相補的にオンオフ動作するアクテ ィブ素子に、第1の回路ブロックの1つの処理結果の入力を受けることにより、第1の電 源電圧の立ち下がりによりこの第1の処理結果が何れのレベルになる場合でも、アクティ ブ素子における貫通電流の発生を防止することができる。またこのアクティブ素子の出力 を所定レベルに保持するように、1つの処理結果のレベルを設定するレベル設定回路を有 することにより、このレベル設定回路により表示部の意図しない表示を防止するようにア クティブ素子の出力レベルを設定することができる。これらにより請求項1の構成によれ ば、各種の不都合を防止するようにして第1の電源電圧を完全に立ち下げることができ、 その分、第1の電源電圧に係る回路ブロックにおけるリーク電流を低減して従来に比して 一段と消費電力を少なくすることができる。

[0022]

これにより請求項7の構成によれば、ディープスタンバイモード等において、一段と消費電力を少なくすることができる集積回路を提供することができる。

【発明の効果】

[0023]

本発明によれば、ディープスタンバイモード等において、一段と消費電力を少なくする ことができる。

【発明を実施するための最良の形態】

[0024]

以下、適宜図面を参照しながら本発明の実施例を詳述する。

【実施例1】

[0025]

(1) 実施例の構成

図2は、本発明の実施例1に係る液晶表示装置を示すブロック図である。この液晶表示装置11においては、液晶セル12、この液晶セル12のスイッチング素子であるポリシリコンTFT13、保持容量14とにより画素が形成され、この画素をマトリックス状に配置して表示部16が形成される。液晶表示装置11は、この表示部16を形成する各画素が、信号線LS及びゲート線LGによりそれぞれ水平駆動回路17及び垂直駆動回路18に接続され、垂直駆動回路18によるゲート線LGの駆動により順次画素を選択して水平駆動回路17からの駆動信号により各画素の階調を設定することにより、所望する画像を表示するようになされている。

[0026]

すなわち液晶表示装置11において、タイミング発生回路(TG)19は、階調データ D1に同期したマスタークロック、水平同期信号、垂直同期信号等の各種タイミング信号 を入力し、これらの各種タイミング信号を処理してこの液晶表示装置11の動作に必要な 各種タイミング信号を出力する。

[0027]

垂直駆動回路18は、タイミング発生回路19から出力されるタイミング信号により各ゲート線LGを駆動することにより、水平駆動回路17における処理に連動して順次ライン単位で画素を選択する。

[0028]

水平駆動回路17は、タイミング発生回路19から出力されるタイミング信号により各画素の階調を示す階調データD1を順次循環的に取り込んで各信号線LSを駆動する。すなわち水平駆動回路17において、シフトレジスタ20は、階調データD1を順次循環的にサンプリングすることにより、階調データをライン単位でまとめ、1ライン分の階調データを水平ブランキング期間の所定のタイミングでディジタルアナログ変換回路(DAC)21に出力する。

[0029]

ディジタルアナログ変換回路 2 1 は、シフトレジスタ 2 0 から出力される階調データ D 1 をそれぞれディジタルアナログ変換処理して出力する。バッファ回路部 2 2 は、このディジタルアナログ変換回路 2 1 の出力信号により各信号線 L S を駆動し、これにより水平駆動回路 1 7 においては、階調データ D 1 に応じた階調により表示部 1 6 の各画素を駆動して所望の画像を表示するようになされている。

[0030]

CS駆動回路23、VCOM駆動回路24は、それぞれ保持容量14、液晶セル12のTFT13が接続されていない側の電極にそれぞれ接続されたCS配線CS、VCOM配線VCOMの電位を例えば水平走査周期で切り換え、これによりこの液晶表示装置11では、それぞれ保持容量14、液晶セル12の電極電位を切り換えてプリチャージの処理を実行し、各液晶セル12の劣化を防止するようになされている。

[0031]

DC-DCコンバータ (DC-DC) 25は、この液晶表示装置11の外部から入力される電源よりこの液晶表示装置11の動作に必要な電源を生成して出力する。具体的に、DC-DCコンバータ25は、この外部から入力される電源として電圧3[V]の電源が

適用され、この電圧3 [V] の電源より電圧6 [V]、電圧-3 [V] の電源を生成する 。これにより液晶表示装置11では、内蔵の電源回路において、外部入力の電源より動作 に必要な電源を生成して複数系統の電源により動作するようになされている。またDC-DCコンバータ25は、上位のコントローラによるディープスタンバイモードへの動作モ ードの切り換えにより動作を停止し、それぞれ電圧6 [V]、電圧-3 [V]の電源につ いては、電源電圧を 0 [V] に立ち下げるようになされている。なお液晶表示装置 1 1 で は、このディープスタンバイモードにおいても、電圧3〔V〕の電源については、引き続 き供給されるようになされている。

[0032]

図3は、ディジタルアナログ変換回路21を周辺構成と共に示すプロック図である。こ のディジタルアナログ変換回路21では、基準電圧発生回路31で生成基準電圧を抵抗分 圧して複数の基準電圧V1~V30を生成し、この基準電圧V1~V30を各階調データ D1に応じて選択出力することにより、階調データD1をディジタルアナログ変換処理す る。なおこの図3に示す構成において、図9について上述したディジタルアナログ変換回 路と同一の構成は、対応する符号を付して示し、重複した説明は省略する。

[0033]

すなわち基準電圧発生回路31において、スイッチ回路32は、タイミング発生回路1 9から出力される切り換え信号により相補的にオンオフ状態に切り換わるスイッチ回路3 2 A 及び 3 2 B の一端がそれぞれ電圧 3 [V] の基準電圧ライン、グランドラインに接続 され、これらスイッチ回路32A及び32Bの他端が抵抗ブロック8の一端に接続される 。またスイッチ回路33は、タイミング発生回路19から出力される切り換え信号の反転 信号により相補的にオンオフ状態に切り換わるスイッチ回路33A及び33Bの一端がそ れぞれ電圧3 [V] の基準電圧ライン、グランドラインに接続され、これらスイッチ回路 33A及び33Bの他端が抵抗ブロック8の他端に接続される。これらによりスイッチ回 路32、33は、相補的に、スイッチ回路32A、32B、スイッチ回路33A、33B により基準電圧ライン、グランドラインを選択する。

[0034]

これにより基準電圧発生回路31では、抵抗ブロック8に印加される生成基準電圧が1 水平走査期間毎に切り換えられるようになされ、この極性が切り換えられてなる生成基準 電圧を抵抗ブロック8により抵抗分圧して複数の基準電圧V1~V30を生成するように なされている。

[0035]

基準電圧発生回路31では、これらスイッチ回路32A及び33AがPMOSトランジ スタにより形成されるのに対し、スイッチ回路32B及び33BがNMOSトランジスタ により構成される。これによりスイッチ回路32、33は、相補的にオンオフ動作するア クティブ素子であるPMOSトランジスタ及びNMOSトランジスタに、それぞれ前段の 回路ブロックの1つの処理結果の入力を受け、前段の回路ブロックにおいて電源電圧が立 ち下がって、アクティブ素子の入力レベルが何れのレベルになった場合でも、これらアク ティブ素子における貫通電流の発生を防止することができるようになされている。

[0036]

またさらに基準電圧発生回路31では、タイミング発生回路19から出力される切り換 え信号及び切り換え信号の反転信号がディープスタンバイモードにおいてそれぞれ3〔V] に保持されると、抵抗プロック8の両端電位を0 [V] に保持し、表示部16に意図し ない表示が表れないようになされている。

[0037]

基準電圧セレクタ35は、それぞれ基準電圧発生回路31から出力される基準電圧V1 \sim V 3 0 を入力し、この入力した基準電圧 V 1 \sim V 3 0 を階調データにより選択出力し、 これによりこのディジタルアナログ変換回路21では、階調データD1のディジタルアナ ログ変換結果を出力するようになされている。

[0038]

しかしてこの液晶表示装置11においては、ディジタルアナログ変換回路21の各回路 ブロックが3 [V] の電源電圧により動作するのに対し、このディジタルアナログ変換回 路21の動作基準を出力するタイミング発生回路19においては、電源電圧6 [V] によ り動作するようになされ、この動作基準である切り換え信号、切り換え信号の反転信号を バッファ回路41A、41Bより出力するようになされている。

[0039]

図1は、このバッファ回路41A、41Bの構成を示す接続図である。なおバッファ回 路41A、41Bは、処理対象である信号が異なる点を除いて同一に構成されることによ り、以下の説明においては、バッファ回路41Aについて説明し、重複した説明は省略す る。

[0040]

バッファ回路41Aは、ゲート及びドレインがそれぞれ共通に接続されたNMOSトラ ンジスタQ1及びPMOSトランジスタQ2からなるCMOSインバータと、同様のNM OSトランジスタQ3及びPMOSトランジスタQ4からなるCMOSインバータとが直 列に接続され、トランジスタQ3及びQ4によるCMOSインバータの出力を切り換え信 号又は切り換え信号の反転信号として出力する。これらのCMOSインバータのうち、先 頭段のトランジスタQ1及びQ2によるCMOSインバータは、電源電圧6〔V〕により 動作するようになされ、これによりディープスタンバイモードによりDC-DCコンバー タ25が動作を停止すると、出力を0レベルに立ち下げるようになされている。

[0041]

これに対してこのインバータの出力を基準電圧発生回路31に出力するトランジスタQ 3及びQ4によるインバータは、電源切り換え回路46により、通常の動作状態において は、電源電圧6〔V〕により動作するのに対し、ディープスタンバイモードにおいては、 電源電圧3〔V〕により動作するようになされている。またレベル設定回路47により、 ディープスタンバイモードにおいて入力レベルがLレベルに設定され、これにより出力レ ベルを3 [V] に保持するようになされている。

[0042]

すなわちタイミング発生回路19は、図4において時点t1により示すように、コント ローラによりディープスタンバイモードへの動作モードの切り換えが指示されると、DC - D C コンバータ 2 5 が動作を停止することにより、電源電圧 6 〔 V 〕の回路系より出力 されるコントロール信号STBの論理レベルが立ち下がり(図4(C))、その後、階調 データD1、各種基準信号の供給が停止される(図4(A)及び(B))。なおこの図4 において、MCKは、階調データD1に同期したマスタークロックであり、Hsync、 V s y n c はそれぞれ水平同期信号及び垂直同期信号である。

[0043]

電源切り換え回路46は、このコントロール信号STBが、電源電圧6〔V〕の回路ブ ロックによるインバータ48に入力され、トランジスタQ3及びQ4によるインバータの 電源ラインと、6[V]の電源ラインとを接続するPMOSトランジスタQ5に供給され るようになされている。これにより電源切り換え回路46は、通常の動作モードによりコ ントロール信号STBの論理レベルが立ち上がっている場合には、トランジスタQ5をオ ン状態に保持し、トランジスタQ3及びQ4によるインバータの電源電圧を6〔V〕に保 持するようになされている。またディープスタンバイモードによりコントロール信号ST Bの論理レベルが立ち下がると(図5(E))、トランジスタQ5をオフ状態に設定し、 トランジスタQ3及びQ4によるインバータの電源ラインを0〔V〕に立ち下がってなる 6 [V] の電源ラインから切り離すようになされている。

さらに電源切り換え回路46は、電源電圧6〔V〕の回路ブロックによるレベルシフト 回路49にコントロール信号STBを入力し、電源電圧3 [V] による回路プロックに対 応するようにこのコントロール信号STBをレベルシフトさせ、このレベルシフト回路4 9の出力を電源電圧3 [V] の回路ブロックによるバッファ回路50に入力する。電源切

り換え回路46は、トランジスタQ3及びQ4によるインバータの電源ラインと、3〔V 〕の電源ラインとを接続するPMOSトランジスタQ6に、このバッファ回路50の出力 が供給されるようになされている。これにより電源切り換え回路46は、通常の動作モー ドによりコントロール信号STBの論理レベルが立ち上がっている場合には、トランジス タQ6をオフ状態に保持してトランジスタQ3及びQ4によるインバータの電源ラインを 3 [V] の電源ラインから切り離すのに対し、ディープスタンバイモードによりコントロ ール信号STBの論理レベルが立ち下がると、トランジスタQ6をオン状態に設定し、ト ランジスタQ3及びQ4によるインバータの電源ラインを3〔V〕の電源ラインに接続す るようになされている。

[0045]

これらにより電源切り換え回路46は、コントロール信号STBを基準にしてトランジ スタQ3、Q4によるバッファ回路の電源電圧を通常の動作状態とディープスタンバイモ ードとで切り換えるようになされている。

[0046]

レベル設定回路47は、インバータ48の出力により、トランジスタQ1及びQ2の出 カラインと6 [V] の電源ラインとの間に配置されたPMOSトランジスタQ8をオンオ フ制御し、これにより通常の動作モードにおいては、トランジスタQ8をオフ状態に設定 してトランジスタQ1及びQ2によるインバータ出力をトランジスタQ3及びQ4による インバータに出力し、ライン反転に対応するように基準電圧発生回路31における生成基 準電圧の極性を切り換える。これに対してディープスタンバイモードにおいては、トラン ジスタQ8をオン状態に設定してトランジスタQ3及びQ4によるインバータ入力をLレ ベルに保持し、電圧6〔V〕の電源ラインが完全に0〔V〕に立ち下がった場合にあって 、基準電圧発生回路31における抵抗ブロック8の両端電位を0〔V〕に保持し、さらに はスイッチ回路32、33における貫通電流を防止するようになされている。

[0047]

なお図5は、図4との対比により、ディープスタンバイモードから通常の動作モードへ の遷移を示すタイムチャートである。

[0048]

これらによりこの液晶表示装置11では、6 [V]の電源電圧と3 [V]の電源電圧と が、それぞれ第1の電源電圧と、この第1の電源電圧より低い第2の電源電圧とを構成し 、階調データD1のディジタルアナログ変換処理に係る駆動回路において、タイミング発 生回路19が、第1の電源電圧により動作する第1の回路ブロックを構成し、基準電圧発 生回路31が、この第1の回路ブロックによる処理結果を処理する、第2の電源電圧によ り動作する第2の回路ブロックを構成するようになされている。

[0049]

また基準電圧発生回路31のスイッチ回路32A、32B又はスイッチ回路33A、3 3 Bが、第1の回路ブロックの1つの処理結果の入力を受け、相補的にオンオフ動作する アクティブ素子を構成し、バッファ回路41A又は41Bのレベル設定回路47が、第1 の電源電圧の立ち下がりにより、先のアクティブ素子の出力を所定レベルに保持するよう に、バッファ回路出力である処理結果のレベルを設定するレベル設定回路を構成するよう になされている。

[0050]

またバッファ回路41Aにおいて、トランジスタQ1及びQ2によるインバータが、第 1の電源電圧により動作して、処理結果を出力する第1のインバータを構成し、トランジ スタQ3及びQ4によるインバータが、第1のインバータの出力を第2の回路ブロックで ある基準電圧発生回路31に出力する第2のインバータを構成し、電源切り換え回路46 が、第1の電源の立ち下がりにより、第2のインバータの電源電圧を第1の電源電圧から 第2の電源電圧に切り換える電源切り換え回路を構成するようになされている。

[0051]

図6は、CS駆動回路23を周辺構成と共に示すプロック図である。CS駆動回路24

においては、タイミング発生回路19から出力される切り換え信号により、水平操作期間毎に、CS線CSの電位を3〔V〕と0〔V〕とで切り換える。すなわちCS駆動回路23は、基準電圧発生回路31と同様に、相補的にオンオフ状態に切り換わるPMOSトランジスタ及びNMOSトランジスタによるスイッチ回路60A及び60Bによるスイッチ回路60と、同様のPMOSトランジスタ及びNMOSトランジスタによるスイッチ回路61A及び61Bによるスイッチ回路61とが設けられ、これらスイッチ回路60、61の出力がCS線CSに出力される。

[0052]

このCS駆動回路23の構成に対応して、タイミング発生回路19においては、図1について上述したと同一構成によるバッファ回路63、64により、これらスイッチ回路60、61の切り換え信号を出力する。これによりこの液晶表示装置11では、CS駆動回路23についても、電圧6[V]の電源ラインが完全に0[V]に立ち下がった場合にあって、スイッチ回路60、61における貫通電流を防止し、CS線CSの電位を0[V]に保持するようになされている。

[0053]

図7は、VCOM駆動回路24を周辺構成と共に示すブロック図である。VCOM駆動回路24においても、タイミング発生回路19から出力される切り換え信号により、水平操作期間毎に、VCOM線VCOMの電位を3[V]と0[V]とで切り換える。すなわちVCOM駆動回路24は、基準電圧発生回路31と同様に、相補的にオンオフ状態に切り換わるPMOSトランジスタ及びNMOSトランジスタによるスイッチ回路65と、同様のPMOSトランジスタ及びNMOSトランジスタ及びNMOSトランジスタによるスイッチ回路65と、同様のPMOSトランジスタ及びNMOSトランジスタによるスイッチ回路66A及び66Bによるスイッチ回路66とが設けられ、これらスイッチ回路65、66の出力がVCOM線VCOMに出力される。

[0054]

このVCOM駆動回路24の構成に対応して、タイミング発生回路19においては、図1について上述したと同一構成によるバッファ回路67、68により、これらスイッチ回路65、66の切り換え信号を出力する。これによりこの液晶表示装置11では、VCOM駆動回路24についても、電圧6〔V〕の電源ラインが完全に0〔V〕に立ち下がった場合にあって、スイッチ回路65、66における貫通電流を防止し、VCOM線VCOMの電位を0〔V〕に保持するようになされている。

[0055]

これらにより液晶表示装置11では、プリチャージの処理に係る駆動回路において、タイミング発生回路19が、第1の電源電圧により動作する第1の回路ブロックを構成し、CS駆動回路23、VCOM駆動回路24が、それぞれこの第1の回路ブロックによる処理結果を処理する、第2の電源電圧により動作する第2の回路ブロックを構成するようになされている。

[0056]

(2) 実施例の動作

以上の構成において、この液晶表示装置 11 では(図 2)、描画に係るコントローラ等から各画素の階調を指示する階調データ D1 がラスタ走査順に入力され、この階調データ D1 が水平駆動回路 17 のシフトレジスタ 20 により順次サンプリングされてライン単位でまとめられ、ディジタルアナログ変換回路 21 に転送される。階調データ D1 は、このディジタルアナログ変換回路 21 におけるディジタルアナログ変換処理によりアナログ信号に変換され、このアナログ信号により表示部 16 の各信号線 LS が駆動される。これにより液晶表示装置 11 では、垂直駆動回路 18 によるゲート線 LG の制御により順次選択されてなる表示部 16 の各画素が、水平駆動回路 17 により駆動されて階調データ D1 による画像が表示部 16 に表示される。

[0057]

このようにして表示部16の信号線LSを駆動する水平駆動回路17においては(図3)、基準電圧発生回路31において生成基準電圧を抵抗ブロック8で抵抗分圧して階調デ

ータD1の各階調に対応する基準電圧V1~V30が生成され、基準電圧セレクタ35において、各階調データD1に応じてこの基準電圧V1~V30が選択されることにより、階調データD1がディジタルアナログ変換処理され、このディジタルアナログ変換処理結果がバッファ回路部22を介して信号線LSに供給される。

[0058]

このようなディジタルアナログ変換処理において、液晶表示装置11では、タイミング発生回路19からの出力により、スイッチ回路32、33が相補的に出力電圧を切り換えることにより、水平走査周期毎に、抵抗ブロック8への印加電圧の極性が切り換えられ、これにより生成基準電圧の極性が水平走査周期毎に切り換えられる。またCS駆動回路23、VCOM駆動回路24において(図6及び図7)、同様に、タイミング発生回路19からの出力により、スイッチ回路60、61及びスイッチ回路65、66が相補的に出力電圧を切り換えることにより、水平走査毎に、保持容量14の電極電位、液晶セル12の電極電位がそれぞれ所定電位に切り換えられる。これにより液晶表示装置11では、いわゆるライン反転により表示部16を駆動し、またこのライン反転に対応するようにプリチャージの処理が実行されて各液晶セルの劣化が防止される。

[0059]

液晶表示装置11では、外部入力により3 [V]の電源が入力され、DC-DCコンバータ25において、この外部入力の電源より6 [V]及び-3 [V]の電源が生成される。液晶表示装置11では、タイミング発生回路19が電圧6 [V]により高速度で動作して各回路ブロックのタイミング信号を生成するのに対し、このタイミング発生回路19の処理結果であるタイミング信号の入力を受ける基準電圧発生回路31、CS駆動回路23、VCOM駆動回路24が3 [V]の電源により動作し、これにより全体の電力消費が低減される。

[0060]

液晶表示装置11では、このようなタイミング発生回路19からのタイミング信号の入力を受ける基準電圧発生回路31、CS駆動回路23、VCOM駆動回路24において、各スイッチ回路32、33、60、61、65、66がそれぞれ相補的にオンオフ動作するアクティブ素子であるPMOSトランジスタによるスイッチ回路32A、33A、60A、61A、65A、66A、NMOSトランジスタによるスイッチ回路32B、33B、60B、61B、65B、66Bにより構成されて、これらアクティブ素子にそれぞれ1つの制御信号の入力を受けるようになされ、これによりタイミング発生回路19からの出力レベルが如何なるレベルを取る場合でも、各スイッチ回路32、33、60、61、65、66においては、それぞれアクティブ素子が同時にオン状態となる場合を確実に防止することができる。

[0061]

[0062]

しかしながらこのようにすると、各スイッチ回路32、33、60、61、65、66 の貫通電流については防止し得るものの、各スイッチ回路32、33、60、61、65 、66の出力電位が立ち上がる場合も発生し、これにより表示部16に意図しない表示が表示され、さらにはディープスタンバイモードにおいて、液晶セル12、保持容量14に一定の電界が印加され続けられる恐れがある。

[0063]

これにより液晶表示装置 11 では(図 1)、これらスイッチ回路 32、 33、 60、 61、 65、 66 の切り換え信号を出力するタイミング発生回路のバッファ回路 41A、 41B、 63、 64、 67、 68 において、これらスイッチ回路 32、 33、 60、 61、 65 、 66 の出力レベルが所定レベルとなるように、レベル設定回路 47 によりバッファ回路 41A、 41B、 63 、64 、67 、68 の出力レベルが設定される。またこのようなレベル設定回路 47 によるレベル設定の前提として、電源切り換え回路 46 により最終段のインバータについては、 6[V] の電源電圧の立ち下がりにより動作用電源が切り換えられる。

[0064]

すなわちバッファ回路 41A、41B、63、64、67、68においては、トランジスタQ1及びQ2によるインバータと、トランジスタQ3及びQ4によるインバータとを順次介して、各スイッチ回路 32、33、60、61、65、66に切り換え信号が出力され、トランジスタQ1及びQ2によるインバータが電源電圧 6 [V] により動作するのに対し、トランジスタQ3及びQ4によるインバータにおいては、トランジスタQ5及びQ6を介してそれぞれ 6 [V] 及び3 [V] の電源に接続される。

[0065]

バッファ回路 41A、41B、63、64、67、68においては、通常の動作状態において、これらトランジスタQ 5 及びQ 6 がそれぞれオン状態及びオフ状態に保持され、これによりトランジスタQ 3 及びQ 4 によるインバータにおいては、この場合、電源電圧 6 [V] により動作して切り換え信号を各スイッチ回路 32、33、60、61、65、66 に出力する。これに対してディープスタンバイモードにおいては、トランジスタQ 5 及びQ 6 がそれぞれオフ状態及びオン状態に動作を切り換え、これにより 6 [V] の電源の立ち下がりにより前段側のトランジスタQ 1 及びQ 2 によるインバータにおいては、動作を停止するのに対し、最終段のトランジスタQ 3 及びQ 4 によるインバータにおいては、電源電圧が 3 [V] に切り換えられて動作状態に保持される。

[0066]

この状態でトランジスタQ3及びQ4によるインバータにおいては、トランジスタQ8による設定により、入力レベルが0レベルに保持され、その結果、スイッチ回路32、33、60、61、65、66の出力においては、0レベルに保持される。これにより液晶表示装置11では、表示部16に意図しない表示が表示され、液晶セル12、保持容量14に一定の電界が印加され続けられる等の、電源電圧を立ち下げたことによる種々の悪影響が有効に回避される。

[0067]

(3) 実施例の効果

以上の構成によれば、電源電圧が高い側の回路ブロックからの処理結果を相補的にオンオフ動作するアクティブ素子により電源電圧の低い側に入力し、この高い側の電源電圧の立ち下がりによりこのアクティブ素子の出力を所定レベルに設定することにより、ディープスタンバイモードにおいて、一段と消費電力を少なくすることができる。

[0068]

すなわちこの電源電圧が低い側の回路ブロックが、生成基準電圧を抵抗ブロックにより抵抗分圧して複数の基準電圧を生成する基準電圧発生回路と、画素の階調を示す階調データに応じて、複数の基準電圧を選択出力する基準電圧セレクタであり、相補的にオンオフ動作するアクティブ素子が、出力を抵抗ブロックに出力して、1つの処理結果により抵抗ブロックの端子電圧を切り換えることにより、生成基準電圧の極性を切り換えるスイッチ回路のアクティプ素子であることにより、例えばライン反転に係るディジタルアナログ変換処理に関して、ディープスタンバイモードにおける消費電力を一段と少なくすることが

できる。

[0069]

また電源電圧が低い側の回路ブロックが、画素に設けられた保持容量の電極電位を切り換える駆動回路であり、相補的にオンオフ動作するアクティブ素子が、この保持容量の電極電位を切り換えるアクティブ素子であることにより、保持容量の電極電位の切り換えに関して、ディープスタンバイモードにおける消費電力を一段と少なくすることができる。

[0070]

電源電圧が低い側の回路ブロックが、液晶セルの電極電位を切り換える駆動回路であり、相補的にオンオフ動作するアクティブ素子が、この液晶セルの電極電位を切り換えるアクティブ素子であることにより、液晶セルの電極電位の切り換えに関して、ディープスタンバイモードにおける消費電力を一段と少なくすることができる。

[0071]

またこのようなアクティブ素子の駆動に係る電源電圧が高い側の回路ブロックについて、6 [V] による第1の電源電圧により動作して、第1の処理結果を出力する第1のインバータと、第1の電源の立ち下がりにより、第2のインバータの電源電圧を第1の電源電圧から3 (V) である第2の電源電圧に切り換える電源切り換え回路46とを設けるようにし、レベル設定回路47により第2のインバータの入力レベルを設定して、アクティブ素子の出力を所定レベルに保持することにより、後段の回路ブロックにおいて種々の不都合が発生しないように、アクティブ素子の出力レベルを必要に応じて種々に設定することができ、これにより各種の不都合を防止して消費電力を低減することができる。

[0072]

またこのような第1の電源を内蔵の電源回路であるDC-DCコンバータで作成することにより、液晶表示装置の外部構成を簡略化することができる。

[0073]

(4) 他の実施例

なお上述の実施例においては、バッファ回路において、最終段のインバータの電源電圧を3 [V] に切り換え、このインバータ入力をレベル設定回路により設定する場合について述べたが、本発明はこれに限らず、例えばこのインバータ出力のレベルを直接レベル設定回路により設定する場合等、レベル設定方法にあっては種々の手法を適用することができる。

[0074]

また上述の実施例においては、6 [V] 及び3 [V] により動作する場合について述べたが、本発明はこれに限らず、複数系統の電源電圧により動作する場合に広く適用することができる。

[0075]

また上述の実施例においては、液晶表示装置において、ディジタルアナログ変換処理、 プリチャージの処理に係る回路プロックで異なる電源電圧による回路ブロックからの処理 結果を入力して処理する場合について述べたが、本発明はこれに限らず、例えばシフトレ ジスタ回路等において、電源電圧の異なる回路ブロック間で階調データを送受する場合等 にも広く適用することができる。

[0076]

また上述の実施例においては、ガラス基板上に表示部等を作成してなるTFT液晶によるフラットディスプレイ装置に本発明を適用する場合について述べたが、本発明はこれに限らず、CGS(Continuous Grain Silicon)液晶等、各種の液晶表示装置、さらにはEL(Electro Luminescence)表示装置等、種々のフラットディスプレイ装置に広く適用することができる。またこのようなフラットディスプレイ装置に限らず、TFT等による種々の集積回路に広く適用することができる。

【産業上の利用可能性】

[0077]

本発明は、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。

【図面の簡単な説明】

[0078]

- 【図1】本発明の実施例1の液晶表示装置に適用されるバッファ回路を示す接続図である。
- 【図2】本発明の実施例1に係る液晶表示装置を示すブロック図である。
- 【図3】図2の液晶表示装置の水平駆動回路の一部を示すプロック図である。
- 【図4】図1のバッファ回路における電源立ち下げ時の各部の遷移を示すタイムチャートである。
- 【図5】図1のバッファ回路における電源立ち上げ時の各部の遷移を示すタイムチャートである。
- 【図6】図2の液晶表示装置のCS駆動回路を示すブロック図である。
- 【図7】図2の液晶表示装置のVCOM駆動回路を示すプロック図である。
- 【図8】電源電圧の異なる回路ブロックの説明に供するブロック図である。
- 【図9】貫通電流の説明に供する接続図である。


【符号の説明】


[0079]

1、2……電子回路、3、4、41A、41B、63、64、67、68……バッファ回路、5、31……基準電圧発生回路、6、6A、6B、7、7A、7B、32、32A、32B、33、33A、33B、60、60A、60B、61、61A、61B、65、65A、65B、66、66A、66B……スイッチ回路、8……抵抗ブロック、11……液晶表示装置、12……液晶セル、14……保持容量、16……表示部、17……水平駆動回路、18……垂直駆動回路、19……タイミング発生回路、21……ディジタルアナログ変換回路、23……CS駆動回路、24……VCOM駆動回路、25……DCーDCコンバータ、35……基準電圧セレクタ、46……電源切り換え回路、47……レベル設定回路、Q1~Q8……トランジスタ


【書類名】図面 【図1】














【図4】




【図5】




【図6】




【図7】



【図8】



【図9】



【書類名】要約書

【要約】

【課題】 本発明は、フラットディスプレイ装置及び集積回路に関し、例えば絶縁基板上 に駆動回路を一体に形成した液晶表示装置に適用して、ディープスタンバイモード等にお いて、一段と消費電力を少なくすることができるようにする。

【解決手段】 本発明は、電源電圧が高い側の回路ブロック41A、41Bからの処理結 果を相補的にオンオフ動作するアクティブ素子により電源電圧の低い側に入力し、この高 い側の電源電圧の立ち下がりによりこのアクティブ素子の出力を所定レベルに設定する。

図 1 【選択図】

特願2003-272250

出願人履歴情報

識別番号

[000002185]

1. 変更年月日

1990年 8月30日

[変更理由]

新規登録

住所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社